学位

• 博士（情報学）(京都大学)
• ()

経歴

学歴

受賞

• Best paper award for computers track in the 2019 IEEE PacRim
• 組込みシステムシンポジウム2010 優秀論文賞
• GPUチャレンジ2010 自由課題部門 第2位
• SACSIS2008最優秀ポスター賞
• 平成15年度情報処理学会関西支部支部大会学生奨励賞

その他

論文

• Evaluating MPI Performance on SGX and Gramine
• Post-Route Power Estimation: a Case Study of RIKEN-CGRA
• Power-Efficiency Variation on A64FX Supercomputers and its Application to System Operation
• Analyzing the impact of CUDA versions on GPU applications [DOI]
• CNFET-OCL: Open-Source Cell Libraries for Advanced CNFET Technologies. [DOI] [DBLP] [Othres link]
• Analyzing the Performance Impact of HPC Workloads with Gramine+SGX on 3rd Generation Xeon Scalable Processors [DOI] [Othres link]
• CNFET7: An Open Source Cell Library for 7-nm CNFET Technology
• Analyzing Performance and Power-Efficiency Variations among NVIDIA GPUs
• PredCom: A Predictive Apporoach to Collecting Communication Traces
• RPC: An Approach for Reducing Compulsory Misses in Packet Processing Cache. [DOI] [DBLP] [Othres link] [Othres link]
• Evaluating Architecture-Level Optimization in Packet Processing Caches
• Footprint-Based DIMM Hotplug
• Multi-Level Packet Processing Caches
• Functionally-Predefined Kernel: a Way to Reduce CNN Computation
• Evaluating the Impact of Energy Efficient Networks on HPC Workloads [DOI] [Othres link]
• Power management framework for post-petascale supercomputers [DOI]
• Run-Time DFS/DCT Optimization for Power-Constrained HPC Systems
• Data Prediction for Response Flows in Packet Processing Cache [DOI] [DOI] [DBLP] [Othres link] [Othres link]
• Optimizing Memory Hierarchy within an Internet Router for High-Throughput and Energy-Efficient Packet Processing
• A Runtime Optimization Selection Framework to Realize Energy Efficient Networks-on-Chip. [DOI] [CiNii Research (CiNii Articles)] [DBLP] [Othres link] [Othres link]
• Initial Study of Reconfigurable Neural Network Accelerators [DOI] [Web of Scientce]
• Evaluation of Task Mapping on Multicore Neural Network Accelerators [DOI] [Web of Scientce]
• Subarray Level Power-Gating in STT-MRAM Caches to Mitigate Energy Impact of Peripheral Circuits
• Runtime Multi-Optimizations for Energy Efficient On-chip Interconnections [Web of Scientce]
• Immediate Sleep: Reducing Energy Impact of Peripheral Circuits in STT-MRAM Caches [Web of Scientce]
• Memory Hotplug for Energy Savings of HPC systems
• Profile-Based Power Shifting in Interconnection Networks with On/Off Links [DOI] [Web of Scientce]
• Low-power cache memory with state-of-the-art STT-MRAM for high-performance processors [Web of Scientce]
• Area-Efficient Microarchitecture for Reinforcement of Turbo Mode [DOI] [Web of Scientce]
• Performance estimation of high performance computing systems with Energy Efficient Ethernet technology. [DOI] [DBLP] [Othres link]
• 実HPC環境におけるEEEの電力/性能評価 [J-GLOBAL]
• Evaluation of Core Hopping on POWER7
• 低CPU負荷を考慮したSTT-MRAMラスト・レベル・キャッシュの要求性能の解析 [J-GLOBAL]
• Design Aid of Multi-core Embedded Systems with Energy Model
• Data-aware Power Management for Periodic Real-time Systems with Non-Volatile Memory [Web of Scientce]
• Fine-Grain Power-Gating on STT-MRAM Peripheral Circuits with Locality-aware Access Control
• Normally-Off Computing Project : Challenges and Opportunities [Web of Scientce]
• Power capping of CPU-GPU heterogeneous systems through coordinating DVFS and task mapping. [DOI] [DBLP] [J-GLOBAL] [Othres link]
• キャッシュ電源遮断時の性能ペナルティ削減のための損失データプリフェッチ
• Integrating Multi-GPU Execution in an OpenACC Compiler [DOI] [Web of Scientce]
• Performance Modeling for Designing NoC-based Multiprocessors [Web of Scientce]
• McRouter: Multicast within a Router for High Performance Network-on-Chips [Web of Scientce]
• D-MRAM Cache: Enhancing Energy Efficiency with 3T-1MTJ DRAM / MRAM Hybrid Memory [Web of Scientce]
• Predict-more router: A low latency NoC router with more route predictions [DOI]
• Evaluation of a New Power-Gating Scheme Utilizing Data Retentiveness on Caches [DOI] [Web of Scientce]
• Communication Library to Overlap Computation and Communication for OpenCL Application. [DOI] [DBLP] [Othres link] [Othres link]
• Stepwise sleep depth control for run-time leakage power saving [DOI]
• Efficient Leakage Power Saving by Sleep Depth Controlling for Multi-mode Power Gating [Web of Scientce]
• A novel power-gating scheme utilizing data retentiveness on caches [DOI]
• Evaluation of GPU-Based Empirical Mode Decomposition for Off-Line Analysis [DOI] [Web of Scientce]
• A Fine-Grained Runtime Power/Performance Optimization Method for Processors with Adaptive Pipeline Depth [DOI] [Web of Scientce]
• Android端末におけるハードウェアによるJavaの高速化手法の提案
• Dalvik アクセラレータ：Android 端末における Java アプリケーションの高速実行機構 [J-GLOBAL]
• Accelerating Hilbert-Huang Transform using GPU
• 選択的キャッシュ・アロケーション：マルチスレッド環境におけるキャッシュ利用効率の向上手法 [J-GLOBAL]
• Hilbert-Huang変換の並列化およびGPUによる高速化 [J-GLOBAL]
• 選択的キャッシュ・ライン・アロケーションによるキャッシュの容量効率向上 [J-GLOBAL]
• DalvikアクセラレータのためのMIPSシミュレータを用いた評価環境 [J-GLOBAL]
• 小容量 CAM を用いたレジスタ・マップ表の回路面積削減 [J-GLOBAL]
• キャッシュを用いたレジスタ・マップ表の回路面積削減 [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link] [Othres link]
• An Effective Replacement Policy Focusing on Lifetime of a Cache Line
• Parallelizing Hilbert-Huang transform on a GPU [DOI]
• Extraction of horns in a noisy environment by EMD [J-GLOBAL]
• SMTプロセッサにおけるL1/L2キャッシュアクセス動的切替方式 [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link] [Othres link]
• An Instruction Scheduler for Dynamic ALU Cascading Adoption [DOI] [CiNii Research (CiNii Articles)] [Othres link]
• Dynamic Switching Techniques of Accessing L1/L2 Cache on an SMT Processor
• Improving Effectiveness of Pipeline Stage Unification via ALU Cascading
• 分岐予測精度改善のための決定的な分岐フィルタ機構 [J-GLOBAL]
• A dynamic control mechanism for pipeline stage unification by identifying program phases [DOI] [Web of Scientce]
• Low-Complexity Bypass Network Using Small RAM [J-GLOBAL]
• Three quads: An interconnection network for interactive simulations [Web of Scientce]
• 小容量RAMを用いたオペランド・バイパスの複雑さの軽減手法 [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link] [Othres link]
• Optimal Pipeline Depth with Pipeline Stage Unification Adoption
• パス情報を用いた分岐フィルタ機構 [J-GLOBAL]
• An FPGA-based Visualization Accelerator : VisA Pro
• 記憶構造観測のための神経網シミュレーション

その他業績

• Linux上に実装した通信遅延計測手法の精度評価
• Open vSwitchにおけるフローテーブルミスバッファの提案
• LSTMによるジョブの実行時間予測および予測実行時間と要求実行時間を併用するジョブスケジューリング
• TCAMを用いずにルータの最長一致検索に対応するキャッシュ-メモリ・システム [J-GLOBAL]
• 高帯域幅メモリを有するプロセッサにおけるデータプリフェッチャの性能分析 [J-GLOBAL]
• IP網におけるIn-networkコンテンツキャッシュ [J-GLOBAL]
• マルチパスルーティングにおけるINTを応用した帯域要求量ベースの動的トラフィック分散 [J-GLOBAL]
• 検査対象の種類ごとに特化したSnortを複数用いたソフトウェア侵入検知システムの並列化 [J-GLOBAL]
• 処理性能の異なる機器を複数台用いた並列NIDSに対するロードバランサ [J-GLOBAL]
• 実HPCアプリケーションを用いたマルチGPUにおける電力ばらつきの評価 [J-GLOBAL]
• A64FXプロセッサにおける電力・性能ばらつきの評価・分析 [J-GLOBAL]
• 並列アプリケーションのキャッシュミス数予測の評価 [J-GLOBAL]
• GPUサーバにおける画像認識を行う深層学習の性能モデリング [J-GLOBAL]
• ソフトウェアベース電力サイドチャネル攻撃の対抗策の評価 [J-GLOBAL]
• 複数パターン長を有するマルチパターンマッチングにおけるラビン-カープ法のハッシュ関数最適化 [J-GLOBAL]
• リンク集約におけるトラフィック負荷分散方式の検討 [J-GLOBAL]
• SRAMの電力/遅延シミュレータCACTIのCNFETへの対応 [J-GLOBAL]
• CUDAバージョンの違いがカーネルの実行時間と消費電力に与える影響の分析 [J-GLOBAL]
• In-band Network Telemetryによるリンク混雑度に応じたマルチパス経路制御 [J-GLOBAL]
• CPUおよびGPUの電力ばらつきを考慮したジョブスケジューリング手法の提案 [J-GLOBAL]
• OpenMP/OpenACCハイブリッド並列化のためのコード変換フレームワークの提案 [J-GLOBAL]
• LULESHを対象とした関数コール回数予測 [J-GLOBAL]
• マルウェア解析のための高速かつ安全なVMI機構 [CiNii Research] [Othres link]
• MPIアプリケーションの関数コール回数予測 [J-GLOBAL]
• MPIアプリケーションのキャッシュプロファイル予測 [J-GLOBAL]
• Routing/ARP/ACL/QoSごとのテーブル分離パケット処理キャッシュ [J-GLOBAL]
• TensorFlowアプリケーション用GPUサーバにおけるNVDIMMの利用可能性の検討 [J-GLOBAL]
• Mesh TensorFlowを用いたモデル並列学習におけるCPU-GPU間のデータ転送最適化 [J-GLOBAL]
• Wisteria/BDEC-01におけるNVIDIA A100 GPUの電力性能ばらつきの評価 [J-GLOBAL]
• SDNコントローラにおける優先度付きキューを用いた高優先度パケットの処理高速化 [J-GLOBAL]
• 深層学習における実行時ファイルステージング [J-GLOBAL]
• MPIにおける小規模実行時の通信トレース解析による大規模実行時の通信タイミング予測の評価 [J-GLOBAL]
• カーボンナノチューブトランジスタを用いて論理合成したプロセッサの電力/面積/回路遅延評価 [J-GLOBAL]
• ネットワーク機器における高速なGZIP復号のためのキャッシュ利用効率向上手法 [J-GLOBAL]
• 動画トラフィック検査除外手法のSnortにおける実装 [J-GLOBAL]
• パケット処理キャッシュにおけるパイプライン化とマルチポート化の評価 [J-GLOBAL]
• 多頻度・順不同で到着するシーケンスデータの主キーごとの処理順序制約を満たすリアルタイム並列処理手法 [J-GLOBAL]
• TSUBAME3.0における製造ばらつきを考慮したGPUの電力モデリングの高速化 [J-GLOBAL]
• テーブル検索回数の削減によるインターネットルータの高スループット化および省電力化 [J-GLOBAL]
• OpenFlowを用いた動画フローの非ミラーリングによるNIDS処理負荷の削減 [J-GLOBAL]
• ネットワーク機器上における高速なGZIP復号のためのキャッシュ利用効率向上手法の提案 [J-GLOBAL]
• 学習済み重みを利用した畳み込みニューラルネットワークの学習法の初期検討 [J-GLOBAL]
• キャッシュを利用したOpenFlow通信の高速化 [J-GLOBAL]
• GPUの電力ばらつきモデリング [J-GLOBAL]
• ネットワークベースの攻撃に対応可能な高対話型ハニーポット [J-GLOBAL]
• ON/OFFリンクにおける通信開始遅延を低減するためのプリウェイクアップ手法の検討 [J-GLOBAL] [CiNii Books] [CiNii Research] [Othres link]
• CNN計算の省メモリ化のためのカーネル・クラスタリング手法の検討—A Study of Kernel Clustering for Reducing Memory Footprint of CNN—コンピュータシステム ; 組込み技術とネットワークに関するワークショップETNET2018 [CiNii Books] [CiNii Research] [Othres link] [Othres link]
• NVDIMMを用いたメモリスナップショットの解析システム—A System for Analyzing Memory Snapshot with NVDIMM—ディペンダブルコンピューティング ; 組込み技術とネットワークに関するワークショップETNET2018 [CiNii Books] [CiNii Research] [Othres link] [Othres link]
• カーネルの類似性に基づく近似計算を行うCNNアクセラレータの検討—コンピュータシステム ; 組込み技術とネットワークに関するワークショップETNET2018 [J-GLOBAL] [CiNii Books] [CiNii Research] [Othres link] [Othres link]
• ゲートウェイにおける攻撃パケットに着目したテーブル検索負荷削減手法の提案—ディペンダブルコンピューティング ; 組込み技術とネットワークに関するワークショップETNET2018 [J-GLOBAL] [CiNii Books] [CiNii Research] [Othres link] [Othres link]
• HSPICEを用いたシリコン回路とカーボンナノチューブ回路の比較評価—ディペンダブルコンピューティング ; 組込み技術とネットワークに関するワークショップETNET2018 [J-GLOBAL] [CiNii Books] [CiNii Research] [Othres link] [Othres link]
• DFS/DCT制御による電力あたり性能の実行時最適化 [J-GLOBAL]
• NVDIMMを用いたメモリスナップショットの解析システム [J-GLOBAL]
• CNN計算の省メモリ化のためのカーネル・クラスタリング手法の検討 [J-GLOBAL]
• プリウェイクアップ手法によるON/OFFリンクの消費エネルギー削減 [J-GLOBAL]
• 1Tbps実現に向けたルータのメモリ階層の最適化 [J-GLOBAL]
• 高電力効率なCNNアクセラレータ実現に向けたカーネルクラスタリングの応用の検討 (コンピュータシステム) [J-GLOBAL] [CiNii Research (CiNii Articles)] [Othres link]
• 高電力効率なCNNアクセラレータ実現に向けたカーネルクラスタリングの応用の検討 (ディペンダブルコンピューティング) [CiNii Research (CiNii Articles)] [Othres link]
• 動画トラフィックに着目したNIDSにおける文字列探索処理負荷削減手法の提案 [J-GLOBAL] [CiNii Books] [CiNii Research] [Othres link] [Othres link]
• パケット処理キャッシュにおける送信元IPアドレスに着目したミス削減手法に関する初期検討 [J-GLOBAL] [CiNii Books] [CiNii Research] [Othres link] [Othres link]
• マルチコアニューラルネットワークアクセラレータにおけるデータ転送のブロードキャスト化—ディペンダブルコンピューティング ; 組込み技術とネットワークに関するワークショップETNET2017 [J-GLOBAL] [CiNii Books] [CiNii Research] [Othres link] [Othres link]
• ジョブ実行中の計算ノードにおけるDIMM待機電力削減手法の実装と評価 [J-GLOBAL]
• 電力性能推定を目的としたインターコネクト・シミュレータTraceRPの開発 [J-GLOBAL]
• 再構成可能なニューラルネットワークアクセラレータの提案と性能分析 (コンピュータシステム) [J-GLOBAL] [CiNii Research (CiNii Articles)] [Othres link]
• ニューラルネットワークアクセラレータにおけるコア間通信量最小化のためのタスク配置手法 (コンピュータシステム) [J-GLOBAL] [CiNii Research (CiNii Articles)] [Othres link]
• リンクオフスレッショルドを有するON/OFFリンクの電力見積手法の初期検討 [J-GLOBAL]
• メモリホットプラグを用いたメインメモリの省電力化に関する初期検討 [J-GLOBAL]
• ヘテロジニアス・プロセッサの設計探索手法の初期検討 [J-GLOBAL]
• TLBミスペナルティ削減のための大容量LLCの利用法に関する初期検討 [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• TLBミスペナルティ削減のための大容量LLCの利用法に関する初期検討(集積回路とアーキテクチャの協創「ロボット,ヒューマノイド,AI技術及び一般」) [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books]
• 演算器におけるオペランド値を考慮したパワーゲーティングに関する初期検討 [J-GLOBAL]
• SWoPP新潟2015開催報告
• アクセスの局所性に着目したSTT-MRAMキャッシュの周辺回路の電源制御手法 [J-GLOBAL] [CiNii Research (CiNii Articles)]
• FPGAを用いたDalvikアクセラレータの実装と評価 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• 電力制約下における蓄電池を用いたHPCシステムの性能向上 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• ロードバランスを考慮した電力制約下におけるCPUのDVFS制御 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• 物理メモリの増減による電力制約下でのHPCシステムの性能向上 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• ターボ・モード強化のための面積効率に優れたマイクロプロセッサとその設計手法 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• ダーク・シリコン時代のプロセッサ・アーキテクチャに関する初期検討 [J-GLOBAL]
• 回路資源の投入により電力効率を改善するプロセッサ・アーキテクチャ [J-GLOBAL]
• Design Aid of Multi-core Embedded Systems with Energy Model [CiNii Research (CiNii Articles)]
• Design Aid of Multi-core Embedded Systems with Energy Model [DOI] [CiNii Research (CiNii Articles)]
• SWoPP新潟2014開催報告
• キャッシュ電源遮断時の性能ペナルティ削減のための損失データプリフェッチ [J-GLOBAL] [CiNii Research (CiNii Articles)]
• 周期実行システムにおける中間データに着目した電力制御手法 [J-GLOBAL] [CiNii Research (CiNii Articles)]
• 電力制約下におけるCPUとネットワークの電力制御協調手法 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• ALUローテーションによるスーパスカラプロセッサの性能向上 [CiNii Research (CiNii Articles)]
• バイパス専用ALUを用いる事による小面積高スループットプロセッサ [J-GLOBAL]
• ALUローテーションによるスーパスカラプロセッサの性能向上 [J-GLOBAL]
• NoC型メニーコア設計のための高速キャッシュシミュレーション [J-GLOBAL]
• 編集にあたって
• ノーマリーオフコンピューティング ～期待と課題～ [J-GLOBAL]
• FX10におけるインタコネクト・コントローラの省電力化手法の初期検討 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• FX10におけるインタコネクト・コントローラの省電力化手法の初期検討 [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• バイパス専用ALUを用いる事による小面積高スループットプロセッサ [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• NoC型メニーコア設計のための高速キャッシュシミュレーション [CiNii Research (CiNii Articles)]
• Dalvikアクセラレータのハードウェア実装 [CiNii Research (CiNii Articles)] [Othres link]
• C-006 ユーザーの快適さを考慮した情報機器の動的電源制御(コンピュータシステム技術,C分野:ハードウェア・アーキテクチャ) [J-GLOBAL] [CiNii Research (CiNii Articles)]
• 周期実行システムにおける省電力スケジューリングの初期検討 [CiNii Research (CiNii Articles)] [CiNii Books]
• CPU/GPU間データ通信向け先読み機構の検討 [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• アイドル時キャッシュ電源遮断における性能ペナルティ削減手法の実装 [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• レジスタ・ファイルと実行ユニットにおけるアクティビティ・マイグレーション [CiNii Research (CiNii Articles)]
• キャッシュの利用効率の向上に関する研究 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• 情報機器の動的電源制御における起動時間隠蔽のためのリクエスト間隔予測手法 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• アイドル時のキャッシュ電源遮断による性能ペナルティとその削減手法 (集積回路・集積回路とアーキテクチャの協創 : ノーマリオフコンピューティングによる低消費電力化への挑戦) [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• データ保持性を利用したキャッシュのパワーゲーティング手法 (集積回路・集積回路とアーキテクチャの協創 : ノーマリオフコンピューティングによる低消費電力化への挑戦) [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• データ保持性を利用したキャッシュのパワーゲーティング手法 [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• アイドル時のキャッシュ電源遮断による性能ペナルティとその削減手法 [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• CPU/GPU間データ通信向け先読み機構の検討 [J-GLOBAL]
• アイドル時キャッシュ電源遮断における性能ペナルティ削減手法の実装 [J-GLOBAL]
• レジスタ・ファイルと実行ユニットにおけるアクティビティ・マイグレーション [J-GLOBAL]
• CMPにおけるキャッシュ・データを考慮したスレッド・スケジューリング手法の初期検討 [J-GLOBAL]
• OSの電力管理下におけるラスト・レベル・キャッシュのリーク削減手法の比較 [J-GLOBAL]
• 命令グループのワーキング・セットに着目したキャッシュ・マネジメント [J-GLOBAL]
• 命令グループごとのキャッシュ・パーティショニングの予備評価 [J-GLOBAL]
• 周期実行システムにおける省電力スケジューリングの初期検討 [J-GLOBAL]
• スリープ深度制御による動作時リーク電力削減(ポスター講演,ポスターセッション,学生・若手技術者育成のための研究会) [CiNii Research (CiNii Articles)] [CiNii Books]
• メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• OpenCLを用いたパイプライン並列プログラミングAPIの初期検討 [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• データ符号化によるラスト・レベル・キャッシュの回路面積削減 [J-GLOBAL]
• Android端末におけるハードウェアによるJavaの高速化手法の提案 [J-GLOBAL]
• OpenCLを用いたパイプライン並列プログラミングAPIの初期検討 [J-GLOBAL]
• キャッシュデータをマイグレーションするCMPにおけるスレッドマイグレーション [J-GLOBAL]
• ロード/ストアの命令アドレスによる選択的キャッシュ・ライン・アロケーション [CiNii Research (CiNii Articles)] [Othres link]
• キャッシュを用いたレジスタ・マップ表の回路面積削減 [J-GLOBAL]
• SMTプロセッサにおけるL1/L2キャッシュアクセス動的切替え方式 [J-GLOBAL]
• 並列/分散処理環境における組込み仮想マシンの実現可能性 [J-GLOBAL]
• スケジュールド命令キャッシュを用いた高速な命令供給手法 [J-GLOBAL]
• メモリ・アクセス・パターンを利用した高精度ハードウェア・プリフェッチ手法 [J-GLOBAL]
• スケーラブルFPGAシステムにおけるハードウェア拡張プロ トコル
• ＡＬＵ Ｃａｓｃａｄｉｎｇのための動的命令スケジューラ [J-GLOBAL]
• コンテキスト・ベース値予測を利用した分岐先予測器 [J-GLOBAL]
• 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装 [J-GLOBAL]
• 圧縮されたパス情報を用いた分岐予測手法 [J-GLOBAL]
• FPGAにおけるマルチSMTプロセッサの実装 [J-GLOBAL]
• 小容量ＲＡＭを用いたオペランド・バイパスの複雑さの低減手法 [J-GLOBAL]
• インタラクティブシミュレーションにおける遠隔操作フレームワークの実装 [J-GLOBAL]
• ALU Cascadingを行う動的命令スケジューラ [J-GLOBAL]
• インタラクティブ流体シミュレータにおける力覚提示モデルに関する検討 [J-GLOBAL]
• 故障に対してユーザ側の耐性を高めるデジタル家電アーキテクチャ [J-GLOBAL]
• 操作の連続性を考慮した手術シミュレータの高速化手法 [J-GLOBAL]
• ビット・ベクタを利用した選択的命令再発行機構 [J-GLOBAL]
• PCクラスタを用いた手術シミュレータにおける手術手技の連続性を考慮した高速化 [J-GLOBAL]
• スラック予測を用いたクラスタ型スーパースカラ・プロセッサ向け命令ステアリング [CiNii Research (CiNii Articles)] [CiNii Books] [J-GLOBAL] [Othres link]
• パス情報を用いた分岐フィルタ機構 [J-GLOBAL] [Othres link]
• 中規模コモディティクラスタ向け相互結合網Three Quadsの提案(ネットワーク,「ハイパフォーマンスコンピューティングとアーキテクチャの評価」に関する北海道ワークショップ(HOKKE-2006)) [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般) [CiNii Research (CiNii Articles)]
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• DVIによる超高速単方向リンクを用いた並列ボリュームレンダリング(FPGAとその応用及び一般) [CiNii Research (CiNii Articles)]
• 汎用GPUを用いた流体シミュレーションのプロトタイプ実装 [J-GLOBAL]
• 並列ボリュームレンダリングにおける投機的描画に関する考察(ARC-8: 応用システム, 2005年並列/分散/協調処理に関する『武雄』サマー・ワークショップ(SWoPP武雄2005)-研究会・連続同時開催-) [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books]
• スラック予測を用いた省電力アーキテクチャ向け命令スケジューリング [J-GLOBAL] [Othres link]
• 学習による非同期連続状態機械の構成 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• コンダクタンスニューロンモデルを用いた順序回路の実現 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]
• コンダクタンスニューラルネットにおけるGSMの構成 [J-GLOBAL] [CiNii Research (CiNii Articles)] [CiNii Books] [Othres link]

講演・口頭発表等

• Design Challenges of CNFET Processors
• 高帯域幅メモリを有するプロセッサにおけるデータプリフェッチャの性能分析
• マルチパスルーティングにおけるINTを応用した帯域要求量ベースの動的トラフィック分散
• IP網におけるIn-networkコンテンツキャッシュ
• 検査対象の種類ごとに特化したSnortを複数用いたソフトウェア侵入検知システムの並列化
• 処理性能の異なる機器を複数台用いた並列NIDSに対するロードバランサ
• CNFET7: An Open Source Cell Library for 7-nm CNFET Technology
• ソフトウェアベース電力サイドチャネル攻撃の対抗策の評価
• 複数パターン長を有するマルチパターンマッチングにおけるラビン-カープ法のハッシュ関数最適化
• GPUサーバにおける画像認識を行う深層学習の性能モデリング
• リンク集約におけるトラフィック負荷分散方式の検討
• 並列アプリケーションのキャッシュミス数予測の評価
• A64FXプロセッサにおける電力・性能ばらつきの評価・分析
• 実HPCアプリケーションを用いたマルチGPUにおける電力ばらつきの評価
• 最長一致検索に対応する非TCAMキャッシュによるルータ宛先検索の高速化・省電力化
• SRAM の電力/遅延シミュレータCACTIのCNFETへの対応
• CPUおよびGPUの電力ばらつきを考慮したジョブスケジューリング手法の提案
• In-band Network Telemetryによるリンク混雑度に応じたマルチパス経路制御
• Evaluation of Microprocessors Placed-and-Routed with CNFET
• CUDAバージョンの違いがカーネルの実行時間と消費電力に与える影響の分析
• マルウェア解析のための高速かつ安全なVMI機構
• Wisteria/BDEC-01におけるNVIDIA A100 GPUの電力性能ばらつきの評価
• 深層学習における実行時ファイルステージング
• MPIにおける小規模実行時の通信トレース解析による大規模実行時の通信タイミング予測の評価
• テーブル分離パケット処理キャッシュを用いたルータテーブル検索の高効率化
• カーボンナノチューブトランジスタを用いて論理合成したプロセッサの電力／面積／回路遅延評価
• MPIアプリケーションの関数コール回数予測
• MPIアプリケーションのキャッシュプロファイル予測
• TensorFlowアプリケーション用GPUサーバにおけるNVDIMMの利用可能性の検討
• Mesh TensorFlowを用いたモデル並列学習におけるCPU-GPU間のデータ転送最適化
• Routing/ARP/ACL/QoSごとのテーブル分離パケット処理キャッシュ
• ネットワーク機器における高速なGZIP復号のためのキャッシュ利用効率向上手法
• 動画トラフィック検査除外手法のSnortにおける実装
• 多頻度・順不同で到着するシーケンスデータの主キーごとの処理順序制約を満たすリアルタイム並列処理手法
• TSUBAME3.0における製造ばらつきを考慮したGPUの電力モデリングの高速化
• OpenFlowを用いた動画フローの非ミラーリングによるNIDS処理負荷の削減
• テーブル検索回数の削減によるインターネットルータの高スループット化および省電力化
• キャッシュを利用したOpenFlow通信の高速化
• 学習済み重みを利用した畳み込みニューラルネットワークの学習法の初期検討
• ネットワークベースの攻撃に対応可能な高対話型ハニーポット
• GPUの電力ばらつきモデリング
• ネットワーク機器上における高速なGZIP復号のためのキャッシュ利用効率向上手法の提案
• パケット処理キャッシュにおけるパイプライン化とマルチポート化の評価
• DFS/DCT 制御による電力あたり性能の実行時最適化
• ON/OFFリンクにおける通信開始遅延を低減するためのプリウェイクアップ手法の提案
• ゲートウェイにおける攻撃パケットに着目したテーブル検索負荷削減手法の提案
• HSPICEを用いたシリコン回路とカーボンナノチューブ回路の比較評価
• 高電力効率なCNNアクセラレータ実現に向けたカーネルクラスタリングの応用の検討
• CNN計算の省メモリ化のためのカーネル・クラスタリング手法の検討
• NVDIMMを用いたメモリスナップショットの解析システム
• プリウェイクアップ手法によるON/OFFリンクの消費エネルギー削減
• 1Tbps実現に向けたルータのメモリ階層の最適化
• ジョブ実行中の計算ノードにおけるDIMM待機電力削減手法の実装と評価
• マルチコアニューラルネットワークアクセラレータにおけるデータ転送のブロードキャスト化
• パケット処理キャッシュにおける送信元IPアドレスに着目したミス削減手法に関する初期検討
• 高電力効率なCNNアクセラレータ実現に向けたカーネルクラスタリングの応用の検討
• 動画トラフィックに着目したNIDSにおける文字列探索処理負荷削減手法の提案
• 電力性能推定を目的としたインターコネクト・シミュレータTraceRPの開発
• ハードウェアを増やしてコンピュータを省エネに
• ニューラルネットワークアクセラレータにおけるコア間通信量最小化のためのタスク配置手法
• 再構成可能なニューラルネットワークアクセラレータの提案と性能分析
• ヘテロジニアス・プロセッサの設計探索手法の初期検討
• メモリホットプラグを用いたメインメモリの省電力化に関する初期検討
• リンクオフスレッショルドを有するON/OFFリンクの電力見積手法の初期検討
• TLBミスペナルティ削減のための大容量LLCの利用法に関する初期検討
• 演算器におけるオペランド値を考慮したパワーゲーティングに関する初期検討
• ターボ・モード強化のための面積効率に優れたマイクロプロセッサとその設計手法
• ダーク・シリコン時代のプロセッサ・アーキテクチャに関する初期検討
• 回路資源の投入により電力効率を改善するプロセッサ・アーキテクチャ
• Power Shifting between Networks and CPUs in HPC Sytems
• ダーク・シリコン時代のプロセッサの省電力技術
• アクセスの局所性に着目したSTT-MRAMキャッシュの周辺回路の電源制御手法
• FPGAを用いたDalvikアクセラレータの実装と評価
• 電力制約下における蓄電池を用いたHPCシステムの性能向上
• 物理メモリの増減による電力制約下でのHPCシステムの性能向上
• ロードバランスを考慮した電力制約下におけるCPUのDVFS制御
• Power Management Framework for Post-Petascale Supercomputers
• 周期実行システムにおける中間データに着目した電力制御手法
• 電力制約下におけるCPUとネットワークの電力制御協調手法
• ALUローテーションによるスーパスカラプロセッサの性能向上
• CMPにおけるキャッシュ・データを考慮したスレッド・スケジューリング手法の初期検討
• FX10におけるインタコネクト・コントローラの省電力化手法の初期検討
• OSの電力管理下におけるラスト・レベル・キャッシュのリーク削減手法の比較
• バイパス専用ALUを用いる事による小面積高スループットプロセッサ
• NoC型メニーコア設計のための高速キャッシュシミュレーション
• ユーザの快適さを考慮した情報機器の動的電源制御
• 周期実行システムにおける省電力スケジューリングの初期検討
• レジスタ・ファイルと実行ユニットにおけるアクティビティ・マイグレーション
• 命令グループごとのキャッシュ・パーティショニングの予備評価
• アイドル時のキャッシュ電源遮断における性能ペナルティ削減手法の実装
• CPU/GPU間データ通信向け先読み機構の検討
• 命令グループのワーキング・セットに着目したキャッシュ・マネジメント
• キャッシュの利用効率の向上に関する研究
• アイドル時のキャッシュ電源遮断による性能ペナルティとその削減手法
• データ保持性を利用したキャッシュのパワーゲーティング手法
• ロード/ストアの命令アドレスによる選択的キャッシュ・ライン・アロケーション
• スリープ深度制御による動作時リーク電力削減
• メニーコアプロセッサにおける競合とスケーラビリティを考慮したスレッドスケジューリング
• OpenCLを用いたパイプライン並列プログラミングAPIの初期検討
• キャッシュデータをマイグレーションするCMPにおけるスレッドマイグレーション
• データ符号化によるラスト・レベル・キャッシュの回路面積削減
• 小容量CAMを用いたレジスタ・マップ表の回路面積削減
• Dalvik アクセラレータ：Android 端末における Java アプリケーションの高速実行機構
• Hilbert-Huang 変換の並列化および GPU による高速化
• 選択的キャッシュ・ライン・アロケーションによるキャッシュの容量効率向上
• Dalvik アクセラレータのための MIPS シミュレータを用いた評価環境
• 選択的キャッシュ・アロケーション：マルチスレッド環境におけるキャッシュ利用効率の向上手法
• Accelerating Hilbert-Huang Transform using GPU
• 経験的モード分解を用いた雑音環境下における警笛抽出手法
• スケジュールド命令キャッシュを用いた高速な命令供給手法
• SMTプロセッサにおけるL1/L2キャッシュアクセス動的切替方式
• メモリ・アクセス・パターンを利用した高精度ハードウェア・プリフェッチ手法
• 並列／分散処理環境における組込み仮想マシンの実現可能性
• 分岐予測精度改善のための決定的な分岐フィルタ機構
• 圧縮されたパス情報を用いた分岐予測手法
• FPGA におけるマルチ SMT プロセッサの実装
• ALU Cascading のための動的命令スケジューラ
• コンテキスト・ベース値予測を利用した分岐先予測器
• 小容量RAMを用いたオペランド・バイパスの複雑さの低減手法
• 並列ボリュームレンダリング・アクセラレータVisAの開発とその予備実装
• インタラクティブ流体シミュレータにおける力覚提示モデルに関する検討
• 故障に対してユーザ側の耐性を高めるデジタル家電アーキテクチャ
• PCクラスタを用いた手術シミュレータにおける手術手技の連続性を考慮した高速化
• ビットベクタを利用した選択的命令再発行機構
• インタラクティブシミュレーションにおける遠隔操作フレームワークの実装
• 操作の連続性を考慮した手術シミュレータの高速化手法
• ALU Cascadingを行う動的命令スケジューラ
• パス情報を用いた分岐フィルタ機構
• スラック予測を用いたクラスタ型スーパースカラ・プロセッサ向け命令ステアリング
• DVI-Dを用いた高速低遅延データ転送の実装と並列画像合成処理への応用
• 共役勾配法による手術シミュレータ高速化の予備評価
• 中規模コモディティクラスタ向け相互結合網 Three Quads の提案
• DVI による超高速単方向リンクを用いた並列ボリュームレンダリング
• スラック予測を用いた省電力アーキテクチャ向け命令スケジューリング
• 汎用 GPU を用いたボリュームレンダリングにおけるテクスチャアクセスの改善
• 並列ボリュームレンダリングにおける投機的描画に関する考察
• リカレントニューラルネットにおける移動ロボットのナビゲーション課題の学習
• 学習による非同期連続状態機械の構成
• コンダクタンスニューラルネットによるGSMの構成
• コンダクタンスニューロンモデルを用いた順序回路の実現
• 記憶構造観測のための神経網シミュレーション

書籍等出版物

• ロス・キニー 論理回路
• Advanced Software Technologies for Post-Peta Scale Computing～The Japanese Post-Peta CREST Research Project～
• コンピュータ・システム ～プログラマの視点から
• IT研究者のひらめき本棚 ～ビブリオ・トーク：私のオススメ

作品等

共同研究・競争的資金等の研究課題

• Beyond CMOSのための省配線プロセッサアーキテクチャとその自動生成に関する研究
• 階層型ストレージを活用した基盤モデル学習のI/Oの高速化
• メモリ帯域幅セントリックコンピューティングの創出
• ポストペタスケールのための革新的アプリケーション解析基盤技術の開発
• ポストペタスケールのための革新的アプリケーション解析基盤の展開
• 次世代大規模並列環境における資源管理機構
• 超微細ナノカーボン・プロセッサのアーキテクチャに関する研究
• HPCユーザのためのTEE利用支援フレームワーク
• 高性能計算環境におけるAIアプリケーションの性能評価とメモリモデルの検討
• 超大規模計算環境におけるMPI並列アプリケーションのプロファイル予測に関する研究
• ポストペタスケールシステムのための電力マネージメントフレームワークの開発
• ノーマリーオフコンピューティング基盤技術開発
• 時空間上のデータ制御実行モデルの研究
• ヒート・スプレッド指向プロセッサに関する研究

メディア報道

産業財産権

• ルータ
• 変換器及び変換方法

所属学協会

• 情報処理学会
• 電子情報通信学会
• IEEE
• ACM

委員歴

担当経験のある科目

• 情報数理工学/コンピュータサイエンス実験第二A/B
• 論理設計学
• 並列処理論第二
• 情報数理工学/コンピュータサイエンス実験第二A/B
• 大学院技術英語
• 高性能コンピューティング論2
• 情報数理工学/ンピュータサイエンス実験第一
• 情報システム基盤学基礎1

社会貢献活動

学術貢献活動